基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计

摘要：

基于0.18 μm CMOS工艺,研究并设计了一个精度为6比特、采样率为2 Gsps的全并行超高速模数转换器(ADC),发现并解决了门限限速效应(TLSE),进而提高了ADC的电压比较器的工作速度,并利用平均终端法减小了电路非线性失真.采用分段编码方式,使电路规模和速度都得到了优化.通过SMIC实现流片,有效面积为0.48mm~2.实测结果表明,该ADC芯片的最小分辨率为10mV,最高采样率可达2.2Gsps.最高采样率下有效位达到5.6比特,总功耗310mW.

关键词：模数转换器(ADC)、全并行、CMOS、超高速

所属期刊栏目：20

分类号：TN9;TP3

资助基金：863计划2007AA01Z2A7

在线出版日期：2010-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：180-184