基于并行处理的EPA通信调度算法研究与实现

摘要：

针对目前工业以太网(EPA)通信调度算法软件实现方法存在的内存资源耗费多,通信调度表搜索效率低的问题,提出了一种基于现场可编程逻辑门阵列(FPGA)的硬件实现方法.该实现方法采用了一种报文集中存储,通信调度表分别构建的策略,并基于该策略设计了一种并行处理的调度表搜索方法.在以Altera Cyclone II FPGA为主控芯片的开发平台上的测试结果表明,与软件实现方法相比,该设计方法减少了内存资源的占有率,将报文搜索效率提高了9倍,通信调度性能提高了1倍.

关键词：工业以太网(EPA)、通信调度管理实体、现场可编程逻辑门阵列(FPGA)、通信调度表、并行处理

所属期刊栏目：19

分类号：TP3;TN9

资助基金：国家创新群体基金NCRGSFC60721062;863计划2007AA041301

在线出版日期：2009-06-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：434-439