分步式并行MQ编码及其VLSI设计

摘要：

针对MQ编码的环路反馈结构的高复杂度对实现快速图像压缩硬件的限制,研究分析了MQ编码的基本算法,提出了"区间编码"和"位填充"之间有一定的独立性,可用先进先出(FIFO)管道连接后并行处理的思想,并设计了一种适合MQ编码算法特点的异步流水线与有限状态机(FSM)相结合的分步式并行结构.该结构简单合理,FIFO管道的引入可支持异步流水电路,FSM的动态优化策略有效地防止了流水的阻塞,复杂环路的逐层分解显著降低了编码的反馈效应,根据程序运行过程中的数据操作动态特征,利用概率统计规律和状态机分割减小了系统的关键路径长度.该结构的资源利用率高,现场可编程门阵列(FPGA)原型系统最高时钟工作频率为233MHz,吞吐率与其它同类结构相比有明显提高,达到116.5Mbps.

关键词：算术编码、分步式、图像压缩、关键路径

所属期刊栏目：19

分类号：TP3;TD3

资助基金：863计划2006AA701121;教育部博士点基金和新世纪优秀人才支持计划资助项目

在线出版日期：2009-05-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：247-252