双STC时钟恢复电路的设计与实现

摘要：

针对数字电视机顶盒的重要功能--多节目解码对播放同步的需求,设计了一种双时钟计数器(STC)的时钟恢复电路,并在支持先进音视频编码标准(AVS)的高清解码芯片中得到实现.该电路使用主从两个STC,主STC由一个混合型的锁相环驱动,该锁相环产生的27MHz时钟同时用于产生音视频解码时钟;从STC则由一个全数字的锁相环驱动,它仅用于与展示时间戳(PTS)比较产生显示同步控制信号.同时提出了一个硬件的低通滤波算法,该算法保证了STC在稳态下追踪传输流中的节目时钟参考(PCR)的变化,并且提供稳定的时钟输出,同时有效降低了主控CPU的负荷.仿真实验结果表明,所提出的时钟恢复电路和低通滤波算法具有较好的性能和较低的计算复杂度,并有效地降低了硬件开销.

关键词：时钟恢复、锁相环、传输流、先进音视频编码标准(AVS)

所属期刊栏目：17

分类号：TP3(计算技术、计算机技术)

资助基金：国家高技术研究发展计划863计划2003AA1Z1290

在线出版日期：2008-03-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1211-1215