嵌入式局部放电检测系统的数字滤波器设计

摘要：

为较好地抑制来自电源的干扰和连续周期性干扰,提高系统的稳定性和抗干扰性能,介绍了在基于FPGA的嵌入式局部放电信号检测系统中,对周期性正弦干扰进行抑制的新方法.根据FIR数字滤波器的原理,利用Simulink和DSP Builder构建了FIR滤波器的仿真计算模型,利用Matlab数字滤波器设计工具得到模型参数,对混叠高、低频干扰信号以后的放电信号进行滤波,达到预定的滤波效果后再将模型转化成能应用在嵌入式系统中的硬件描述语言.仿真结果验证了基于Simulink和DSP Builder设计硬件数字滤波器方法的可行性.和传统的设计方法相比,本文所给出的设计方法简化了开发流程、缩短了开发周期.

关键词：局部放电、在线监测、嵌入式、数字滤波器、FIR、DSP Builder

所属期刊栏目：33

分类号：TM835.4(高电压技术)

资助基金：高等学校博士学科点专项科研项目20060698003

在线出版日期：2007-10-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：44-47,51