基于FPGA的全数字锁相环设计研究

摘要：

介绍了一种基于FPGA(现场可编程门阵列)的全数字锁相环设计方法与性能研究, 详细叙述了基于FPGA的全数字锁相环系统的硬件设计构成和软件构建思路,并运用VHDL硬件描述语言实现了全数字锁相环系统,给出了电路系统的仿真结果.通过仿真结果对锁相环系统进行了简要的性能分析.

关键词：VHDL语言、全数字锁相环路DPLL、FPGA

所属期刊栏目：22

分类号：TP274(自动化技术及设备)

在线出版日期：2008-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：63-66