数字电路的VHDL语言设计方法

摘要：

分析了传统硬件电路设计的"自下而上"的方式和步骤,针对设计中存在的调试与试验相对滞后的问题,提出了采用"自上而下"的VHDL电路设计方法,按照硬件设计的三个层面,对行为级描述、寄存器传输级描述和逻辑综合进行了说明并给出了电路设计流程,通过SCI设计实例对该设计方法做了进一步的诠释和具体分析,为数字电路的VHDL语言设计提供了可借鉴的思路和方法.

关键词：数字电路、硬件描述语言、设计方法

所属期刊栏目：21

分类号：TN972+.43

在线出版日期：2006-08-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：38-42