MT系统ADC级联式高倍抽取滤波方法研究

摘要：

目前市场上的大地电磁仪所使用的单个ADC(Analog to Digital Converter)的采样范围无法满足大地电磁法可用频率的采集,通常采用两个不同频率范围的ADC来满足广范围频率的采集,但采用两种不同的采集卡使得大地电磁仪功耗增加、体积变大,不方便进行野外采集.为了减少仪器功耗、体积,本文以ADS1282模数转换器为例提出一种在单个采集卡内部数字滤波的基础上级联基于FPGA(Field Programma-ble Gate Array)的线性偶对称结构FIR(Finite Impulse Response Digital Filter)低通抽取滤波器的方案,减少了系统处理的数据量,同时使其在满足原有ADC频率范围的基础上满足更低的频率采集.为了实现高倍抽取滤波,利用Matlab的滤波设计模块FDAtool设计出抽取数为128倍、总阶数为1 395的低通抽取滤波器,并在Simulink及FPGA上进行仿真计算,证明了其功能的可实现性.为了验证该滤波器是否可嵌入大地电磁仪采集系统中,将设计好的高阶低通高倍抽取滤波器植入基于FPGA的大地电磁仪接收机采集控制系统中,对控制系统进行功耗及资源占用分析,得出各类资源最大占用比为25％、总功耗为1.952 W,表明该设计方案不仅满足更低频采集,而且可基于FPGA实现.

关键词：大地电磁仪采集系统、级联式数字滤波、FIR滤波器、抽取滤波器、FPGA

所属期刊栏目：19

分类号：P631.3

资助基金：国家重点研发计划2016YFC0303104

在线出版日期：2022-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：402-409