一种HEVC编码器重构模块全流水架构设计
视频编码的重构是新一代视频编码标准(High Efficiency Video Coding,HEVC)的重要模块,通过对预测后的残差数据进行变换、量化等操作,能够大幅度地提高编码效率.由于重构过程必须与解码过程相同,所以要符合HEVC编码标准,且帧内块重构必须用到左侧与上侧块的重构数据,而这必然会引起流水线时常断流.因此,硬件重构时无法实现相邻块流水处理,限制了提升硬件处理单元工作效率的途径.本文提出一种YUV分量交叉变换的硬件架构,可有效提高硬件资源的利用率.综合结果显示,和现有架构相比,新架构在计算速度、时序紧凑性以及资源消耗上有较大优势.
视频编码、HEVC、DCT、FPGA
30
TP311.52;TN762;TP273.21
2023-09-05（万方平台首次上网日期，不代表论文的发表时间）
共5页
104-108
