基于FPGA的SAO滤波器的低延迟设计与实现

摘要：

目前,实时会议、视频直播和远程监控等实时视频编码场景已经成为流媒体的重要应用场景,导致对集成于设备中的低功耗、高性能的硬件编码器需求量巨大.本文设计了一种基于现场可编程门阵列(FPGA)的样点自适应补偿(SAO)滤波器的硬件架构.为了消除处理单元间的数据依赖性,简化了SAO信息统计区域,以实现低复杂的参数估计电路;为了兼顾亮色度分量的适配性,设计了亮色度共享滤波单元的处理结构,以实现低延迟的像素滤波电路;将SAO参数估计与SAO像素滤波集成为整体,实现功能完整的SAO硬件滤波器.结果表明,与现有SAO滤波器相比,该架构具有完整的SAO功能,可支持在210MHz的时钟频率下对超高清视频的实时处理.

关键词：视频编码、样点自适应补偿、SAO、FPGA

所属期刊栏目：29

分类号：TP311;F241.34;TN919.81

资助基金：国家自然科学基金;国家级大学生创新创业训练计划项目

在线出版日期：2023-02-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：103-109