SOC中多片嵌入式SRAM的DFT实现方法

摘要：

多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成.为了迎接多片SRAM的测试给DFT设计带来的挑战.文中以一款基于SMIC 0.13um工艺的OSD显示芯片为例,从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计,提出了一种可实现多片SRAM的快速高效可测试设计实现方法.

关键词：多片嵌入式SRAM、MBIST、可测试设计

所属期刊栏目：12

分类号：TN4;TN9

在线出版日期：2010-09-03（万方平台首次上网日期，不代表论文的发表时间）

页码：29-31