基于FPGA的高速路由查找算法

摘要：

随着因特网速度的不断提高、网络流量的不断增加和路由表项数目的不断增大,IP路由查找速度已经成为制约核心路由器性能的主要瓶颈.为了减少存储器的访问次数,提高路由查找速度.文中提出了一种基于四级流水线的并行查找方法,即并行查找四片存储器并进行最长前缀匹配,从而在一次访问存储器时间内完成查找的实现方法,同时给出了其硬件实现结构.仿真实验结果显示,该算法可实现100 Mpps的查找速度并具有查找速度快、支持动态更新和易于硬件实现的特点,能满足20 Gbps的核心路由器环境要求.

关键词：路由查找算法、最长前缀匹配、硬件实现

所属期刊栏目：11

分类号：TP3;TN9

在线出版日期：2009-11-16（万方平台首次上网日期，不代表论文的发表时间）

页码：22-23,27