基于FPGA的2M误码测试仪设计

摘要：

根据2M误码测试仪的系统整体功能要求,给出了基于FPGA的2M误码测试仪的系统硬件架构和核心控制器FPGA内核的设计框架,重点介绍了系统硬件结构中E1接口的设计方法和软件中的系统时钟模块、测试序列发生模块、位同步信号提取模块和帧同步信号检测模块的FPGA设计方法.同时以Altera的QuartusⅡ软件为开发平台,给出了部分模块的仿真波形图.

关键词：2M误码测试仪、E1接口、FPGA内核设计、VHDL编程

所属期刊栏目：11

分类号：TP3;TN9

在线出版日期：2009-09-28（万方平台首次上网日期，不代表论文的发表时间）

页码：52-57