基于FPGA的中值滤波快速算法的设计与实现

摘要：

介绍了一种适合于硬件实现的快速图像中值滤波算法,给出了用Verilog HDL硬件描述语言在ALTERA公司的CycloneⅡ器件上实现的系统设计方案及仿真结果.该方法可在图像预处理系统中获得良好的滤波效果,并可满足其实时性要求.

关键词：中值滤波、FPGA、流水线、图像处理

所属期刊栏目：10

分类号：TP3(计算技术、计算机技术)

在线出版日期：2008-04-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：57-59