CMOS带隙基准电压源的设计
给出了一种基于0.35μm标准CMOS工艺设计的新型高性能带隙基准电压源的设计方法,该方法采用高增益两极运算放大器结构来降低失调电压.文中给出了采用Cadence软件进行电路设计、电路仿真以及版图设计、版图仿真的具体做法.
CMOS模拟电路、带隙基准电压源、电压稳定性、温度特性
9
TM91
2008-03-31(万方平台首次上网日期,不代表论文的发表时间)
共4页
54-56,59
CMOS模拟电路、带隙基准电压源、电压稳定性、温度特性
9
TM91
2008-03-31(万方平台首次上网日期,不代表论文的发表时间)
共4页
54-56,59
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn