基于FPGA和卷积神经网络的人脸识别系统

摘要：

为了解决传统利用FPGA实现基于卷积神经网络的人脸识别系统复杂度高,不利于软件开发者开发的问题,本文以PYNQ-Z2开发板为核心,提出一种利用HLS高层次综合搭建基于卷积神经网络的人脸识别系统的方法.在HLS编写卷积层和池化层的c语言代码,会自动综合成Verilog语言,并生成相应的IP核,之后在VIVADO开发工具中进行block design设计生成对应的bit文件,将其封装成Overlay,并通过网络服务器Jupyter notebook上传到开发板,就可以在顶层利用Python使用IP核,实现人脸识别系统.最后,通过test bench对生成的卷积层和池化层进行仿真测试,测试结果表明:该方法具有有效性,实现方便,资源占用率较低.

关键词：FPGA、卷积神经网络、HLS、IP核、Python

所属期刊栏目：5

分类号：TP319(计算技术、计算机技术)

在线出版日期：2021-07-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：98-99