用Verilog实现基于FPGA的通用分频器

摘要：

@@ 在复杂数字逻辑电路设计中,经常会用到多个不同的时钟信号.介绍一种通用的分频器,可实现2～256之间的任意奇数、偶数、半整数分频.首先简要介绍了FPGA器件的特点和应用范围.接着介绍了通用分频器的基本原理和分类,并以分频比为奇数7和半整数6.5的分频器设计为例,介绍了在Quartusll开发软件下,利用Verilog硬件描述语言来设计数字逻辑电路的过程和方法.

机标关键词：通用、数字逻辑电路、分频器、硬件描述语言、逻辑电路设计、半整数分频、应用范围、时钟信号、奇数、开发软件、分频比、原理、器件、偶数、分类、方法

分类号：TP3(计算技术、计算机技术)

在线出版日期：2006-06-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：127-129