CMOS环型压控振荡器的设计

摘要：

设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器.该电路具有较低的压控增益,较好的线性范围,较低的相位噪声.应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制.该设计和分析是基于上华0.5μmCMOS工艺,当控制电压从1～3V变化时,相应的振荡频率为100～500MHz;在偏离中心频率1 kHz、10kHz、100kHz和1 MHz频率处得到的相位噪声分别为-50 dBc/Hz、-75 dBc/Hz、-98 dBc/Hz和-120 dBc/Hz.

关键词：延迟单元、相位噪声、时间抖动、压控振荡器

所属期刊栏目：38

分类号：TN402(微电子学、集成电路（IC）)

资助基金：江苏省"六大人才高峰"第二批项目

在线出版日期：2009-05-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：305-308