进位保留阵列乘法器的一种内建自测试

摘要：

对进位保留阵列乘法器提出了一种内建自测试方案.设计实现了采用累加器生成测试序列和压缩响应,并提出了一种改进的测试向量生成方法.分析与实验结果表明,该方案能实现非冗余固定型故障的完全覆盖.由于乘法器在数据通路中常伴有累加器,该方案通过对已有累加器的复用,作为测试序列生成和响应压缩,减少了硬件占用和系统性能占用,同时具有测试向量少、故障覆盖率高的特点.

关键词：内建自测试、进位保留阵列乘法器、可测性设计、伪穷举测试

所属期刊栏目：36

分类号：TN407(微电子学、集成电路（IC）)

资助基金：国家自然科学基金90407007

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：751-754