一种非同步时序电路的测试生成方案

摘要：

分析了非同步时序电路测试生成所面临的问题.根据测试状态下非同步时序电路的时序特点,结合同步时序电路测试生成算法,提出和论证了一种解决非同步时序电路测试生成问题的方案,通过为时序元件建立完全模型,将时序电路中的时钟信号引入,为非同步时序电路构建出用于测试的单时钟同步电路模型,从而直接用同步时序电路测试生成算法解决非同步电路的测试生成问题.

关键词：完全模型、非同步时序电路、单时钟同步电路、测试生成

所属期刊栏目：36

分类号：TN431(微电子学、集成电路（IC）)

资助基金：国家自然科学基金60633060

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：733-736