一种基于分布式计算的芯片仿真加速设计

摘要：

随着芯片设计规模和复杂度越来越大,传统的芯片EDA(Electronic Design Automation)验证方法在子系统和SoC(System on Chip)全芯片级别越来越受限于仿真速度限制.如何高效收敛RTL(Register Transfer Level)设计,确保及时高质量交付,成为芯片研发领域急需解决的重要问题.介绍了一种自研的利用分布式计算方法来加速大型芯片仿真效率的 DVA(Distributed Verification Acceleration)系统架构和实现.系统基于 UVM(Universal Verification Methodology)验证方法学,采用底层原生的Linux socket组件进行通信,设计了一套包括控制面、数据流和会话的三平面通信同步机制,充分利用分布式验证平台可以并行计算的特点来加速芯片整体仿真速度.系统在超大规模通信SoC部署并且取得显著效果,相比于传统分立验证平台,DVA系统仿真速度可以达到5～10倍的加速比.系统还可以应用于多个芯片套片组网、多Chiplet(芯粒)互联等SIP(System in Package)验证场景,以及EMU(EMUlator,硬件加速仿真)和EDA联合等多种混合仿真场景.

关键词：芯片开发、EDA、分布式计算、仿真加速

所属期刊栏目：50

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2024-01-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：31-34