一种高能效基4-Booth编码并行乘法器设计

摘要：

常用的卷积神经网络中存在数十亿次乘法运算,神经网络中乘法的大量能耗成为硬件实现神经网络的能效瓶颈之一.为了降低乘法器的能耗,提出了一种高能效基4-Booth编码并行乘法器.通过改进部分积生成模块,消除了传统方法中的补偿位,使得乘法器延时减小且能耗降低.后仿真结果显示,所提出的乘法器比现有乘法器面积减小了 5.2％,延时减小了 6.3％,能耗降低了 10.8％.

关键词：卷积神经网络、乘法器、基4-Booth编码、高能效

所属期刊栏目：49

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家重点研发计划2019YFB2204800

在线出版日期：2023-04-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：117-122