Yolo神经网络在集成电路焊盘布局规则检测上的应用研究

摘要：

为探索深度学习在集成电路设计自动化上的应用,以电源和接地焊盘的排列规则作为检查案例,研究了Yolo v3神经网络在版图检查上的可行性.采用Python脚本批量生成版图样本图片,并使用LabelImg进行标签标记.使用TensorFlow框架编写了基于Yolo v3的版图检查器.结果显示,版图检查器在判断焊盘布局正确性上实现了高精确率与高召回率.此外,还通过调整版图的大小、形状、对称性与焊盘数目的方式对检查器进行了进一步测试.检查器仍表现卓越,体现出良好的扩展性.研究表明Yolo v3可以很好地找出焊盘布局的错误.深度学习在集成电路版图检查中的潜力大,值得继续探索.

关键词：集成电路、电子设计自动化、版图检查、深度学习、神经网络

所属期刊栏目：48

分类号：TN402(微电子学、集成电路（IC）)

资助基金：广东省科技项目2019B010140002

在线出版日期：2022-07-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：40-43,48