ANT系列分组密码算法的FPGA高速实现

摘要：

ANT系列分组密码算法是一种轻量级密码算法,针对ANT-128/128算法,使用Verilog HDL分别对密钥扩展模块、加密模块在Quartus Ⅱ 15.0中进行工程实现,并采用46级全流水线结构进行高速优化.在Cyclone V系列5CGXFC7D6F31C7ES芯片中综合结果表明,工程实现结果与标准向量值一致,两模块逻辑利用率分别仅占总资源的3％及7％,且基于流水线优化后的加解密模块工作频率最高可达339 MHz,数据吞吐率最高可达43 Gb/s,能够满足大部分高速加密系统的需求.

关键词：ANT、分组密码、Verilog HDL、流水线结构

所属期刊栏目：47

分类号：TP309.7(计算技术、计算机技术)

资助基金：国家自然科学基金项目61701008

在线出版日期：2021-04-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：132-136,144