一种基于国产嵌入式CPU核的BP神经网络SoC设计

摘要：

基于国产嵌入式CPU核CK803S及其SoC设计平台,设计一款BP神经网络SoC.给出了SoC的设计结构及BP神经网络硬件加速器的设计方案,针对BP神经网络硬件加速器中非线性的Sigmod和Guass激活函数,选择了一种既不影响速度又节约资源的方法来实现,并对其性能、功耗进行优化.验证结果表明,设计满足要求.

关键词：BP神经网络、国产嵌入式处理器CK803S、SoC设计平台、FPGA实现

所属期刊栏目：47

分类号：TN47;TN492(微电子学、集成电路（IC）)

在线出版日期：2021-04-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：63-66