基于FPGA的卷积神经网络并行加速器设计

摘要：

近年来,卷积神经网络在许多领域中发挥着越来越重要的作用,然而功耗和速度是限制其应用的主要因素.为了克服其限制因素,设计一种基于FPGA平台的卷积神经网络并行加速器,以Ultra96-V2为实验开发平台,而且卷积神经网络计算IP核的设计实现采用了高级设计综合工具,使用Vivado开发工具完成了基于FPGA的卷积神经网络加速器系统设计实现.通过对GPU和CPU识别率的对比实验,基于FPGA优化设计的卷积神经网络处理一张图片的时间比CPU要少得多,相比GPU功耗减少30倍以上,显示了基于FPGA加速器设计的性能和功耗优势,验证了该方法的有效性.

关键词：并行计算、卷积神经网络、加速器、流水线

所属期刊栏目：47

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2021-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：81-84