二值VGG卷积神经网络加速器优化设计

摘要：

基于FPGA的二值卷积神经网络加速器研究大多是针对小尺度的图像输入,而实际应用主要以YOLO、VGG等大尺度的卷积神经网络作为骨干网络.通过从网络拓扑、流水线等层面对卷积神经网络硬件进行优化设计,从而解决逻辑资源以及性能瓶颈,实现输入尺度更大、网络层次更深的二值VGG神经网络加速器.采用CIFAR-10数据集对基于FPGA的VGG卷积神经网络加速器优化设计进行验证,实验结果表明系统实现了81％的识别准确率以及219.9 FPS的识别速度,验证了优化方法的有效性.

关键词：优化设计、二值卷积神经网络、FPGA加速器

所属期刊栏目：47

分类号：TN402;TP183(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61701295,61801286

在线出版日期：2021-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：20-23