三级流水线RISC-V处理器设计与验证

摘要：

RISC-V作为一种开源精简指令集架构,自发布以来便得到了大量关注.设计了一种三级流水线的RISC-V处理器.其中,采用静态预测BTFN技术处理流水线执行中的分支情况,采用前向旁路传播技术解决数据冒险问题,同时,采用资源共享的办法,复用寄存器堆、加法器、选择器等模块,使设计面积得到一定的优化.在VCS和Verdi等EDA工具中,使用RV32I整数运算指令集对处理器进行了仿真测试,结果表明,所设计的处理器功能正确,达到预定目标.

关键词：RISC-V指令集、流水线、处理器

所属期刊栏目：46

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2020-06-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：44-49