基于硬件加速器的高性能芯片仿真与验证

摘要：

展示了一款高性能无线局域网芯片采用硬件仿真加速器进行全芯片仿真与验证的工作.该芯片采用了4发4收多天线、256QAM等技术,最高可以实现1.2 Gb/s的数据吞吐率.由于该芯片设计复杂,规模庞大,只使用传统的软件模拟和FPGA仿真难以实现芯片错误的快速定位与解决.在此情况下,使用硬件仿真加速器Palladium XP提供的全电路仿真方式(In-Circuit Emulation mode,ICE mode)成为了更为有效的方式.在实际应用中一个1 000帧的测试用例可以在20 min内完成,相比传统的软件模拟提高了400倍以上的效率,相比FPGA原型系统验证则能够提供所有所需要的波形供下载分析.该方法大大加快了复杂芯片的设计效率.

关键词：硬件仿真、超大规模集成电路设计、数字电路验证

所属期刊栏目：45

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2019-08-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：61-62,67