UM-BUS总线测试系统中PCIe的设计与实现

摘要：

UM-BUS总线单通道理论带宽可达200 Mb/s,采用16通道并发传输时,理论带宽可达400 MB/s,其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道.PCIe1.1采用4通道传输时理论带宽可达1 GB/s,满足了UM-BUS总线测试系统的传输带宽需求,由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案,给出了基于FPGA的PCIe总线的BMD传输方案.测试结果表明,该方案实际传输速度可达550 MB/s,满足UM-BUS总线测试系统的带宽需求.

关键词：UM-BUS总线、总线测试系统、PCIe总线、BMD、数据通信

所属期刊栏目：45

分类号：TN919;TP391

资助基金：国家自然科学基金项目61741211

在线出版日期：2019-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：61-65