一种基于忆阻特性的监督神经网络算法及电路设计

摘要：

针对如何将忆阻器融入人工神经网络算法并进行硬件实现的问题,提出了一种在现场可编程逻辑门阵列(FPGA)平台上实现的基于忆阻特性的监督神经网络算法.该设计以忆阻器模块作为神经网络中的权值存储模块,构建误差反馈机制的监督学习.将该忆阻神经网络电路应用于图像分类问题,并进行了资源占用和处理速度的优化.实验结果表明其分类结果良好,在CycloneⅡ:EP2C70F896I8平台上,整体网络算法占用11 773个逻辑单元(LEs),训练耗时0.33 ms,图像的测试耗时10μs.这一工作对忆阻器和神经网络的结合提出了一个有益的参考.

关键词：忆阻器、监督神经网络、现场可编程逻辑门阵列、图像分类、资源占用、处理速度

所属期刊栏目：45

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金61874079,61574102;武汉市应用基础前沿项目2018010401011289;武汉大学人才计划

在线出版日期：2019-05-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：19-22,28