VIPVS加速7nm工艺模拟版图设计

摘要：

在格芯(R)基于7 nm技术研发高速Serdes IP过程中,版图设计的复杂度日益增加.其中复杂DRC (Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战.因此,一个能够应对这些挑战的版图设计流程非常重要,尤其是对EDA工具新功能的应用,例如:Cadence(R)Virtuoso Interactive Physical Verification Sys-tem(VIPVS(R))工具.VIPVS能够实现实时sign-off规格的DRC验证,缩短版图验证迭代过程,为多重图案上色提供高效的方法.介绍格芯高速Serdes版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计.

关键词：实时设计规则检查、对多重图案上色、自对准双重图案/自对准四重图案

所属期刊栏目：44

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2018-08-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：17-19,30