基于SoC FPGA的北斗接收机载波跟踪环路设计

摘要：

为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案.通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离.测试结果表明,该方案能实现载波信号的快速精确跟踪,具有良好的实时性和应用价值.

关键词：北斗卫星导航接收机、载波跟踪环路、SoC FPGA

所属期刊栏目：44

分类号：TN927

资助基金：国家自然科学基金61771150;桂林电子科技大学研究生创新计划2016YJCX84;广西精密导航技术与应用重点实验室基金GXKL0614107

在线出版日期：2018-07-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：124-128