高性能主从模式动态可重构的SPI IP核设计

摘要：

为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求,设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核.该SPI IP核通过状态机来控制数据传输模块端口的方向,以此来解决主从模式下数据传输方向相反的问题,通过对移位寄存器的复用减少了逻辑资源消耗,利用时钟分频模块来实现不同传输速率下的数据交换,设计了配置数据传输模式的时钟极性和时钟相位等端口,方便了对SPIIP核的操作.结果表明:该SPI IP核符合SPI总线协议,在0.13 μm工艺下消耗1 062个逻辑门,在系统工作频率80MHz下的功耗约为0.395 7 mW.

关键词：高性能、主从模式、动态可重构、串行外设接口(SPI)、IP核

所属期刊栏目：44

分类号：TN492(微电子学、集成电路（IC）)

资助基金：江苏省六大人才高峰资助项目2013-DZXX-027;中央高校基本科研业务费专项资金资助JUSRP51510,JUSRP51323B;江苏省研究生科研与实践创新计划项目SJLX16_0500,KYLX16_0776,SJCX17_0510

在线出版日期：2018-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：15-18