基于UVM的基带射频接口电路的验证

摘要：

针对UVM验证方法学的高效性,结合UVM可重用性的特点,搭建层次化的模块级验证平台,对基带射频接口电路的功能进行验证.验证分析表明,基带射频接口硬件电路架构移植于UVM环境中,不仅提高了代码覆盖率和功能覆盖率,而且大幅提升了验证效率.同时通过DC(Design Compiler)对硬件RTL约束后,得到射频接口电路接收通路的面积为0.3 mm2,功耗为39 mW;射频接口电路发送通路的面积为0.5 mm2,功耗为58 mW.

关键词：UVM、基带射频、功能验证、DC综合、功耗

所属期刊栏目：44

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2018-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：11-14