基于锁相环的高速示波器等效采样系统设计

摘要：

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统.同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s.由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统.

关键词：小数分频锁相环、等效采样、时间交替采样、高速示波器

所属期刊栏目：43

分类号：TN911.8;TM935.38

在线出版日期：2017-06-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：94-97