一种HEVC标准中IDCT变换的FPGA实现

摘要：

为降低新一代高效视频编码(HEVC)标准中解码端多尺寸逆离散余弦变换(Inverse Discrete Cosine Transform,IDCT)中的资源消耗,设计了一种IDCT硬件电路结构.通过使用现场可编程门阵列(Field-Programmable Gate Array,FPGA)内部嵌入式RAM单元进行矩阵转置运算,从而减少了对内部寄存器的使用.对IDCT系数矩阵进行分解得到不同尺寸下的统一运算电路结构,利用流水线技术实现对运算单元的加速,同时采用并行数据调度减少数据处理等待时间.设计结果表明,设计吞吐量为3.6点/时钟周期,满足了4kx2k@30 f/s视频信号的实时处理需求.

关键词：HEVC、IDCT、FPGA、嵌入式 RAM

所属期刊栏目：43

分类号：TN919.81

资助基金：江西省教育厅科技项目资助GJJ150683;江西理工大学校级重点课题资助NSFJ2014-K18

在线出版日期：2017-06-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：38-40