如何在先进工艺节点利用Virtuoso Check/Assertion Flow

摘要：

Virtuoso和MMSIM有效结合,完整的Check/Assertion flow包含:在图形界面设置Check/Assert,通过仿真得到Check/Assert的结果,在图形界面直接显示Check/Assert的结果,对结果进行各种灵活的后处理,并在schematic直接进行反标.该流程可以覆盖电路设计常用check需求,完全不依赖脚本,图形界面让工程师更容易上手,基于瞬态仿真的Dynamic Check相比其他工具更具优势.有效利用Check/Assert flow,可以帮助避免或及早发现设计中的一些常见问题,从而减少设计迭代,该流程在TSMC 16 nm和Intel 14 nm实际项目上得到应用,很大程度地提高了设计效率.

关键词：Assert、Device Checking、Circuit Check、Check/Assertion flow

所属期刊栏目：42

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2016-08-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：28-32