基于FPGA的改进结构的DDS设计与实现

摘要：

主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响.仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试.测试结果表明DDS用作跳频器时,杂散抑制优于40dBc.采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越.

关键词：DDS、杂散抑制、相位抖动、FPGA

所属期刊栏目：42

分类号：TN949.6

资助基金：国家重点基础研究发展计划61301101;国家自然科学基金项目2013CB329003

在线出版日期：2016-06-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：28-30,34