一种用于加速度计中的五阶sigma-delta调制器

摘要：

采用CHRT 0.35 μm CMOS工艺,设计实现了一种用于加速度计中的单环五阶sigma-delta(∑△)调制器.在MATLAB/Simulink下对调制器进行建模,优化参数实现一个稳定的高阶系统,利用根轨迹法分析了系统的稳定性.该电路在250 kHz采样频率、3.3V电压下功耗为3.4 mW.后仿真结果显示,在1 kHz信号带宽下信噪比为108.6 dB,有效位数约为18位,满足了加速度计对后级高精度调制器的要求.

关键词：低通∑△调制器、建模、高阶、根轨迹

所属期刊栏目：41

分类号：TN79(基本电子电路)

在线出版日期：2015-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：44-47