基于SystemVerilog可重用测试平台的实现

摘要：

对于中小型设计,传统的验证效率低、可重用性差,而基于方法学的高级验证测试平台搭建较繁琐,验证流程不太灵活.以ARINC429收发器IP核为验证对象,采用SystemVerilog语言,通过层次化设计,改善工程组织架构,运用虚接口与回调等关键技术,实现了一种可重用测试平台.将不同的测试案例在测试平台上运行,结合断言与覆盖率驱动等验证技术完成了对ARINC429收发器IP核的功能验证,代码覆盖率和功能覆盖率均达到100％.实践表明,该测试平台具有良好的可重用性、易操作性,验证效率较高.

关键词：验证、SystemVerilog、测试平台、可重用

所属期刊栏目：41

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金U1333120;中央高校基本科研基金3122014D046

在线出版日期：2015-03-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：61-64