多码率、多码长LDPC译码器的设计与实现

摘要：

针对IEEE802.16e标准,基于层译码算法(TDMP)提出了一种适用于多码率、多码长的LDPC码译码器结构.该译码器采用半并行化和流水线设计,可以在保证电路灵活性的同时提高译码吞吐量.利用Xilinx公司的ISE工具进行综合仿真,使用的FPGA芯片为Virtex4-xc4vfx 12-sf363-12,最大工作频率为170.278 MHz,译码吞吐量可达到128.77 Mb/s.最后,通过搭建软硬件协同验证平台验证设计的正确性,并将验证的结果与Matlab仿真结果进行了对比.

关键词：IEEE 802.16e标准、TDMP、LDPC码译码器、软硬件协同验证平台

所属期刊栏目：39

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61136002

在线出版日期：2014-01-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：58-60