LTE系统中小区搜索定时同步的FPGA设计

摘要：

对比于传统DSP串行模式,基于FPGA提出了一种并行高效的小区搜索定时同步设计方案.从空中接口接收数据到FPGA的片内存储模块,采用多路高速乘法器进行序列互相关检测和动态门限配置,实现了数据接收和处理的无缝衔接,大大缩短了主同步信号的检测时间,降低了解码复杂度,并以Virtex-6芯片为硬件平台进行了仿真、综合、板级验证、联机验证等工作.实现结果表明,该设计方案的处理速度和数据精度满足LTE系统测试要求,已应用于终端测试仪表的开发中.

关键词：长期演进、小区搜索、主同步信号、定时同步、FPGA实现

所属期刊栏目：39

分类号：TN929.5

资助基金：国家科技重大专项2011ZX03001-002

在线出版日期：2013-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：24-27