基于双核Nios Ⅱ系统的数字预失真器设计

摘要：

设计了一种基于双核Nios Ⅱ系统的数字预失真器(DPD).在FPGA中构建多查找表结构,实现了基于记忆多项式模型的DPD；采用双核处理器完成并行RLS算法处理,保证了DPD模型参数提取过程的执行效率.实验结果证明,该系统能够对功放的非线性进行较好补偿.

关键词：FPGA数字预失真器(DPD)、功率放大器(PA)、片上可编程系统(SoPC)、双核Nios Ⅱ、并行递归最小二乘(RLS)算法

所属期刊栏目：38

分类号：TN919.8

资助基金：国家自然科学基金61101173;中央高校基本科研业务费专项资金资助ZYGX2010J020;粤港关键领域重点突破项目2009205133;四川省科技支撑计划2010GZ0149,2009GZ0149

在线出版日期：2012-10-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：10-12