面向序列密码的抽取与插入单元可重构设计研究

摘要：

研究了抽取与插入单元的基本原理,提出了一种可重构的抽取与插入硬件电路,并对核心模块控制信息生成电路进行了深入研究.可重构硬件电路通过配置能够灵活高效地实现32 bit、64bit、128 bit、256 bit等位宽抽取与插入操作.该设计在Altera公司的FPGA上进行了功能验证,并在Synopsys公司的Design Compiler上进行了逻辑综合、优化.结果表明,在CMOS 0.13μm工艺下,可重构移位单元硬件架构核心频率可以达到350 MHz.

关键词：抽取、插入、可重构、控制信息生成

所属期刊栏目：37

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2011-12-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：65-67,74