数字基带预失真系统中环路延迟估计的FPGA实现

摘要：

基于FPGA芯片Stratix Ⅱ EP2S60F672C4设计实现了数字基带预失真系统中的环路延迟估计模块.该模块运用了一种环路延迟估计新方法,易于FPGA实现.同时,在信号失真的情况下也能给出正确的估计结果.Modelsim SE 6.5c的时序仿真结果和SignalTaps Ⅱ的硬件调试结果验证了模块的有效性.

关键词：功率放大器、数字基带预失真、相关、环路延时估计、FPGA

所属期刊栏目：37

分类号：TN919.8

在线出版日期：2011-12-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：29-31,35