基于高速嵌入式系统的信号完整性分析

摘要：

提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键.本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统,对高速电路进行了研究.通过信号完整性仿真分析,解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题.

关键词：信号完整性、S3C6410、差分时钟信号、仿真

所属期刊栏目：37

分类号：TN702(基本电子电路)

在线出版日期：2011-08-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：55-57,61