基于FPGA的单精度浮点数乘法器设计

摘要：

设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.

关键词：改进的带偏移量的冗余Booth3算法、跳跃式Wallace树、单精度浮点数乘法器、FPGA

所属期刊栏目：36

分类号：TP332.2(计算技术、计算机技术)

在线出版日期：2010-08-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：17-19