基于FPGA的脑机接口实时系统

摘要：

给出了以FPGA为核心,实现基于瞬态视觉诱发电位的脑机接口实时系统的方案.该方案包括脑电采集电路、基于FPGA的VGA视觉刺激器和FPGA开发板三部分.用FPGA取代计算机,作为脑机接口的控制和信息处理器.利用VHDL编程,在FPGA中实时处理采集的脑电信号,提取并识别瞬态视觉诱发电位信号,转换为控制命令,反馈给视觉刺激器.实验结果表明,本方案可以有效地实现脑机接口实时系统,并达到较高的正确率和通信速度.

关键词：脑机接口、FPGA、视觉诱发电位、视觉刺激器、提取和识别

所属期刊栏目：35

分类号：TN911.7

资助基金：国家自然科学基金项目资助30300418;重庆市自然科学基金资助项目CSTC,2005BB2187

在线出版日期：2009-05-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：133-136