用设计约束实现FPGA性能的最优化
除了硬件描述语言本身的功能之外,设计约束是影响FPGA性能的重要因素.合理的设计约束能帮助设计者在设计流程的各个相应阶段通过优化来满足设计目标.本文以莱迪思公司的FPGA设计工具为例,论述如何用设计约束实现FPGA性能最优化.
FPGA、设计约束、综合约束、后端约束
35
TP3;U41
2009-05-25(万方平台首次上网日期,不代表论文的发表时间)
共4页
17-20
FPGA、设计约束、综合约束、后端约束
35
TP3;U41
2009-05-25(万方平台首次上网日期,不代表论文的发表时间)
共4页
17-20
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn